VHDL язык создания дискретных систем
ОСНОВНЫЕ СВОЙСТВА VHDL
ПРИНЦИПЫ МОДЕЛИРОВАНИЯ ДС и СРЕДСТВА VHDL 1. Событийное моделирование. Важнейшими в алгоритмах моделирования ДС являются: -- имитация реального времени; -- имитация параллельных процессов в однопроцессорной моделирующей ЭВМ.
Для организации моделирования во времени в VHDL применяется принцип событийного моделирования как наиболее эффективный по быстродействию. Его суть состоит в следующем: -- время в моделях представляется дискретным и может задаваться в диапазоне натуральных единиц времени от фемтосекунды (10-15 с) до часа; -- приращение времени на каждом шаге моделирования -- величина переменная, равная интервалу времени между двумя последующими событиями (событием в моделях ДС называется любое изменение одного из сигналов в схеме).
2. Синхронизация параллельных процессов. Синхронизация параллельных процессов в VHDL обеспечивается:
- применением для сигналов специальных операторов параллельного присвоения "<=", являющихся эквивалентами операторов присвоения ":=" для простых переменных, но выполняемых на данном шаге моделирования с бесконечно малой дельта-задержкой. Например, при выполнении операторов Y <= X1 and X2; (1) Z <= not (X3 and Y); (2) происходит параллельное (через бесконечно малые дельта-задержки) присвоение вычисляемых значений сигналам Y и Z, так что в правой части оператора (2) будет использоваться не полученное в операторе (1), а старое значение Y, определенное ранее, например на предыдущем шаге моделирования во времени;
- использованием механизма процессов (PROCESS) и их запуска: -- с помощью сигналов активизации (два символа -- служат признаком комментария): process (X1,X2) -- процесс запускается только при изменении хотя бы одного из сигналов X1,X2 begin Y <= not X1 and X2; Z <= Y or X3; end process; -- с помощью оператора WAIT задержки процесса, который может располагаться в конце или в начале процесса: process process begin begin Y <= not X1 and X2; WAIT ON X1,X2; Z <= Y or X3; Y <= not X1 and X2; WAIT ON X1,X2; Z <= Y or X3; end process; end process;
Оператор WAIT позволяет задавать достаточно сложные условия активизации процесса: WAIT ON <список сигналов> UNTIL <условие> FOR время;
Например, для задания условия срабатывания схемы по фронту или по срезу (справа) сигнала С можно записать операторы WAIT ON C UNTIL C=1; WAIT ON C UNTIL C=0; 3.
Forekc.ru
Рефераты, дипломы, курсовые, выпускные и квалификационные работы, диссертации, учебники, учебные пособия, лекции, методические пособия и рекомендации, программы и курсы обучения, публикации из профильных изданий