СПРАВОЧНИК ПО ЯЗЫКУ VHDL



ПЕРВИЧНАЯ АБСТРАКЦИЯ ЯЗЫКА VHDL


ОБЬЕКТ ПРОЕКТА (entity) представляет собой описание компоненты проекта, имеющей четко заданные входы и выходы и выполняющей четко определенную функцию. Обьект проекта может представлять всю проектируемую систему, некоторую подсистему, устройство, узел, стойку, плату, кристалл, макро -ячейку, логический элемент и т.п. В описании обьекта проекта можно использовать компоненты, которые, в свою очередь, могут быть описаны как самостоятельные обьекты проекта более низкого уровня. Таким образом, каждый компонент обьекта проекта может быть связан с обьектом проекта более низкого уровня. В результате такой декомпозиции обекта проекта пользователь строит иерархию обьектов проекта, представляющих весь проект в целом и состоящую из нескольких уровней абстракций. Такая совокупность обьектов проекта называется ИЕРАРХИЕЙ ПРОЕКТА (design hierarchy). Каждый обьект проекта состоит, как минимум, из двух различных типов описаний: описания интерфейса и одного или более архитектурных тел. Интерфейс описывается в ОБ ЯВЛЕНИИ ОБ ЕКТА ПРОЕКТА (entity declaration) и определяет только входы и выходы обьекта проекта. Для описания поведения обьекта или его структуры служит АРХИТЕКТУРНОЕ ТЕЛО (architecture body). Чтобы задать, какие обьекты проекта использованы для создания полного проекта, используется ОБьЯВЛЕНИЕ КОНФИГУРАЦИИ (configuration declaration). В языке VHDL предусмотрен механизм пакетов для часто используемых описаний, констант, типов, сигналов. Эти описания помещаются в ОБьЯВЛЕНИИ ПАКЕТА (package declaration). Если пользователь использует нестандартные операции или функции, их интерфейсы описываются в обьявлении пакета, а тела содержатся в ТЕЛЕ ПАКЕТА (package body). Таким образом, при описании ЦС на языке VHDL, пользователь может использовать пять различных типов описаний: обьявление обьекта проекта, архитектурное тело, обьявление конфигурации, обьявление пакета и тело пакета. Каждое из описаний является самостоятельной конструкцией языка VHDL, может быть независимо проанализировано анализатором и поэтому получило название "МОДУЛЬ ПРОЕКТА" (design unit).


Содержание  Назад  Вперед