ÂÂÅÄÅÍÈÅ Â ÄÀÍÍÛÉ ÑÏÐÀÂÎ×ÍÈÊ
ÏÅÐÂÈ×ÍÀß ÀÁÑÒÐÀÊÖÈß ßÇÛÊÀ VHDL
ÏÅÐÂÈ×ÍÀß ÀÁÑÒÐÀÊÖÈß ßÇÛÊÀ VHDL - 2
ÑÒÈËÈ ÎÏÈÑÀÍÈß ÖÈÔÐÎÂÎÉ ÑÈÑÒÅÌÛ Â ßÇÛÊÅ VHDL
ÎÐÃÀÍÈÇÀÖÈÈ, ÏÎÄÄÅÐÆÈÂÀÞÙÈÅ ÐÀÇÂÈÒÈÅ VHDL
ÎÁÜÅÊÒÛ, ÒÈÏÛ È ÂÛÐÀÆÅÍÈß
ÑÊÀËßÐÍÛÅ ÒÈÏÛ
ÖÅËÛÉ ÒÈÏ
ÒÈÏ Ñ ÏËÀÂÀÞÙÅÉ ÒÎ×ÊÎÉ
ÏÅÐÅ×ÈÑËÈÒÅËÜÍÛÅ ÒÈÏÛ
ÏÎÄÒÈÏÛ ÑÊÀËßÐÍÛÕ ÒÈÏÎÂ
ÔÈÇÈ×ÅÑÊÈÅ ÒÈÏÛ
ÏÐÅÄÎÏÐÅÄÅËÅÍÍÛÅ ÀÒÐÈÁÓÒÛ ÑÊÀËßÐÍÛÕ ÒÈÏÎÂ
ÏÐÅÄÎÏÐÅÄÅËÅÍÍÛÅ ÔÓÍÊÖÈÎÍÀËÜÍÎ-ÇÍÀ×ÍÛÅ ÀÒÐÈÁÓÒÛ
ÌÀÑÑÈÂÛ È ÇÀÏÈÑÈ
ÌÀÑÑÈÂÛ
ÎÁüßÂËÅÍÈß ÌÀÑÑÈÂÎÂ
ÎÁüßÂËÅÍÈß ÌÀÑÑÈÂΠ- 2
ÑÒÐÎÊÈ, ÁÈÒÎÂÛÅ ÑÒÐÎÊÈ È ÀÃÐÅÃÀÒÛ
ÑÒÐÎÊÈ, ÁÈÒÎÂÛÅ ÑÒÐÎÊÈ È ÀÃÐÅÃÀÒÛ - 2
ÎÏÅÐÀÖÈÈ ÍÀÄ ÌÀÑÑÈÂÀÌÈ
ÎÏÅÐÀÖÈÈ ÍÀÄ ÌÀÑÑÈÂÀÌÈ - 2
ÇÀÏÈÑÈ
ÇÀÏÈÑÈ - 2
ÑÑÛËÎ×ÍÛÅ ÒÈÏÛ È ÄÈÍÀÌÈ×ÅÑÊÈÅ ÎÁüÅÊÒÛ
ÑÑÛËÎ×ÍÛÅ ÒÈÏÛ È ÄÈÍÀÌÈ×ÅÑÊÈÅ ÎÁüÅÊÒÛ - 2
ÑÑÛËÎ×ÍÛÅ ÒÈÏÛ È ÄÈÍÀÌÈ×ÅÑÊÈÅ ÎÁüÅÊÒÛ - 3
ÑÑÛËÎ×ÍÛÅ ÒÈÏÛ È ÄÈÍÀÌÈ×ÅÑÊÈÅ ÎÁüÅÊÒÛ - 4
Ñîäåðæàíèå
